Fundraising September 15, 2024 – October 1, 2024
About fundraising
books search
books
Fundraising:
66.6% raised
Log In
Log In
to access more features
personal recommendations
Telegram Bot
download history
send to Email or Kindle
manage booklists
save to favorites
Personal
Book Requests
Explore
Z-Recommend
Booklists
Most Popular
Categories
Contribution
Donate
Uploads
Litera Library
Donate paper books
Add paper books
Search paper books
My LITERA Point
Terms search
Main
Terms search
search
1
Prozessorentwurf: Von der Planung bis zum Prototyp
De Gruyter Oldenbourg
Dieter Wecker
std_logic
opc
downto
std_logic_vector
clr
clk
vhdl
sreg0
signal
port
sysbus
component
mikroprozessor
pc_q
abb
a_q
map
ʌ
einheit
befehl
sreg
declaration
ar_q
elsif
befehle
daten
architecture
entwurf
akku
systems
mr_q
komponenten
ausgang
ipv
speicher
mpu16a
oprec
datentransfer
q_a
opcode
verwendet
beschreibung
input
mpu12
jump
modellierung
output
akku_b
flags
ansteuervektor
Year:
2015
Language:
german
File:
PDF, 3.18 MB
Your tags:
0
/
0
german, 2015
2
Prozessorentwurf mit VHDL: Modellierung und Synthese eines 12-Bit-Mikroprozessors
De Gruyter Oldenbourg
Dieter Wecker
std_logic
downto
clr
std_logic_vector
clk
vhdl
signal
port
mikroprozessor
component
opc
declaration
sysbus
architecture
map
abb
sreg0
modell
systems
operationswerk
einheit
oprec
modellierung
entwurf
simulation
a_q
ipr_d
ipv
steuerwerk
komponenten
mr_q
synthese
verwendet
erstellt
pc_q
folgende
opr_q
library
speicher
akku
ar_q
ipreq
opv
op_z
ieee.std_logic_1164
op_s
op_c
mhz
daten
zeigt
Year:
2018
Language:
german
File:
PDF, 3.32 MB
Your tags:
0
/
0
german, 2018
3
Prozessorentwurf mit Verilog HDL: Modellierung und Synthese von Prozessormodellen
De Gruyter Oldenbourg
Dieter Wecker
clk
mikroprozessor
clr
input
opc
modellierung
output
einheit
verilog
opcode
abb
akku
systems
module
multiplexer
sysbus
zeigt
entwurf
befehle
modell
daten
slice
speicher
simulation
memory
befehl
operationswerk
q_out
synthese
next_state
ansteuervektor
data_im
endmodule
reset
ar_q
registers
verwendet
mr_q
steuerwerk
cycle
jump
pc_q
mhz
ausgang
a_q
schaltung
testbench
folgende
operationswerkes
shift
Year:
2021
Language:
german
File:
PDF, 6.71 MB
Your tags:
0
/
0
german, 2021
1
Follow
this link
or find "@BotFather" bot on Telegram
2
Send /newbot command
3
Specify a name for your chatbot
4
Choose a username for the bot
5
Copy an entire last message from BotFather and paste it here
×
×